

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2007-243528

(P2007-243528A)

(43) 公開日 平成19年9月20日(2007.9.20)

(51) Int. Cl.	F I	テーマコード (参考)
H04N 5/335 (2006.01)	H04N 5/335 Z	4C061
H04N 5/232 (2006.01)	H04N 5/232 Z	5C024
A61B 1/04 (2006.01)	A61B 1/04 372	5C122
H04N 5/225 (2006.01)	H04N 5/225 C	

審査請求 未請求 請求項の数 12 O L (全 13 頁)

(21) 出願番号 特願2006-62292 (P2006-62292)
 (22) 出願日 平成18年3月8日(2006.3.8)

(71) 出願人 000000527
 ペンタックス株式会社
 東京都板橋区前野町2丁目36番9号
 (74) 代理人 100078880
 弁理士 松岡 修平
 (72) 発明者 須田 忠明
 東京都板橋区前野町2丁目36番9号 ペンタックス株式会社内
 Fターム(参考) 4C061 AA00 BB00 CC06 LL01 NN01
 SS05 SS11 XX10
 5C024 BX02 CX06 CY44 DX07 GY01
 HX02 HX13 HX29 HX31
 5C122 DA26 EA09 FC01 FC07 FK19
 FK35 HA50 HA88 HB02


(54) 【発明の名称】 サンプルタイミングモニタシステム

(57) 【要約】

【課題】 サンプルングパルスのタイミングの異常を検出することができるサンプルタイミングモニタシステムを提供することを目的とする。

【解決手段】 撮像素子を駆動するための駆動信号と、撮像素子から出力されるアナログ出力信号に対して相関二重サンプルングを行うサンプルング回路に供給されるサンプルングパルスとの間の時間的な関係をパルスに変換可能なパルス変換回路と、パルス変換回路から出力されたパルスが入力される積分回路と、前記積分回路からの出力電圧が所定の範囲内にあるか否かを判定する電圧比較回路と、を有する検出回路を少なくとも一つ備え、検出回路は、電圧比較回路における判定結果に基づいてサンプルングパルスの出力タイミングの異常を検出可能であることを特徴とするサンプルタイミングモニタシステムを提供する。

【選択図】 図3



【特許請求の範囲】

【請求項 1】

撮像素子を駆動するための駆動信号と、前記撮像素子から出力されるアナログ出力信号に対して相関二重サンプリングを行うサンプリング回路に供給されるサンプリングパルスとの間の時間的な関係をパルスに変換可能なパルス変換回路と、

前記パルス変換回路から出力されたパルスが入力される積分回路と、

前記積分回路からの出力電圧が所定の範囲内にあるか否かを判定する電圧比較回路と、を有する検出回路を少なくとも一つ備え、

前記検出回路は、前記電圧比較回路における判定結果に基づいて前記サンプリングパルスの出力タイミングの異常を検出可能であることを特徴とするサンプルタイミングモニタシステム。 10

【請求項 2】

前記パルス変換回路から出力されるパルスは、前記駆動信号の立ち下りから前記サンプリングパルスの立ち上がりまでの時間間隔に対応するパルス幅を有することを特徴とする請求項 1 に記載のサンプルタイミングモニタシステム。

【請求項 3】

前記検出回路を 2 つ有し、

一方は、前記駆動信号がリセット・ゲート信号であり、且つ前記サンプリングパルスが前記アナログ出力信号のフィールド・スルー期間をサンプリングするための第一のサンプリング信号である第一の検出回路、 20

他方は、前記駆動信号が水平駆動信号であり、且つ前記サンプリングパルスが前記アナログ出力信号の映像信号期間をサンプリングするための第二のサンプリング信号である第二の検出回路、

であることを特徴とする請求項 1 または 2 に記載のサンプルタイミングモニタシステム。

【請求項 4】

前記検出回路において、前記サンプリングパルスの出力タイミングの異常が検出された場合に、異常を通知する異常通知手段を備えたことを特徴とする請求項 1 から 3 のいずれかに記載のサンプルタイミングモニタシステム。

【請求項 5】

前記異常通知手段は、当該システムにおいて前記検出回路が少なくとも 2 つ備えられている場合に、少なくとも一つの前記検出回路において異常が検出された場合に、異常を通知することを特徴とする請求項 4 に記載のサンプルタイミングモニタシステム。 30

【請求項 6】

前記異常通知手段は、発光表示器により異常を通知することを特徴とする請求項 4 または 5 に記載のサンプルタイミングモニタシステム。

【請求項 7】

前記パルス変換回路は、リセット入力を備えた D タイプのフリップフロップ回路であり、

前記駆動信号がクロック信号として入力され、前記サンプリングパルスがリセット信号として入力されることを特徴とする請求項 1 から 6 のいずれかに記載のサンプルタイミングモニタシステム。 40

【請求項 8】

前記電圧比較回路は、前記積分回路からの出力電圧が所定電圧値以内であるか否かを判定し、

前記検出回路は、前記電圧比較回路において当該出力電圧が所定電圧よりも高いと判定された場合に、前記サンプリングパルスの出力タイミングが異常であることを示すことを特徴とする請求項 1 から 7 のいずれかに記載のサンプルタイミングモニタシステム。

【請求項 9】

少なくとも前記検出回路が、プログラマブルな IC の内部に形成されていることを特徴とする請求項 1 から 8 のいずれかに記載のサンプルタイミングモニタシステム。 50

【請求項 10】

少なくとも 2 つの前記駆動信号の間のタイミングを比較して当該駆動信号間の出力タイミングの異常を検出可能な駆動信号検出回路をさらに有することを特徴とする請求項 1 から 9 のいずれかに記載のサンプルタイミングモニタシステム。

【請求項 11】

前記駆動信号検出回路は、前記駆動信号のうち、前記リセット・ゲート信号の立ち上がりと前記水平駆動信号の立ち上がりのタイミングが同時であるか否かを判定することにより、異常を検出可能であることを特徴とする請求項 10 に記載のサンプルタイミングモニタシステム。

【請求項 12】

請求項 1 から 11 のいずれかに記載のサンプルタイミングモニタシステムを備えたことを特徴とする電子内視鏡装置。

10

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、撮像素子からのアナログ出力信号に所定の信号処理を施してデジタル映像信号を出力するサンプリング回路に供給される信号のタイミングの異常を検出するためのサンプルタイミングモニタシステムに関し、さらに当該システムを備えた電子内視鏡装置に関する。

20

【背景技術】

【0002】

従来より、CCD等の撮像素子を備えた装置では、撮像素子からのアナログ出力信号のノイズ低減を目的としたCDS (Correlated double sampling: 相関二重サンプリング) 回路がよく用いられている。CDS回路では、デジタル映像信号をサンプリングするために、CCDのアナログ出力信号中の映像信号期間をサンプリングするためのサンプリングパルスと、フィールド・スルー期間をサンプリングするためのサンプリングパルスが用いられる。CDS回路は、映像信号期間中にサンプリングされた電圧値とフィールド・スルー期間中にサンプリングされた電圧値との差分を抽出することにより、ノイズが除去された映像信号を出力することができる。すなわち、CCDのアナログ出力信号は、フィールド・スルー期間においてリセット雑音を含む信号が出力され、続く映像信号期間において該リセット雑音と映像信号が重畳した信号が出力される。したがって、それらの期間における出力の差分をとることにより、リセット雑音が除去された映像信号が出力される。

30

【0003】

CDS回路に供給されるサンプリングパルスは、そのタイミングが意図したタイミングから外れてしまうと、CDS回路において映像信号の正常なサンプリングが行われず、結果として、モニタ等に出力される画像に異常が生じてしまう。したがって、サンプリングパルスは、意図したタイミング、すなわち、映像信号期間をサンプリングするためのサンプリングパルスは映像信号期間中の所定の範囲内に、フィールド・スルー期間をサンプリングするためのサンプリングパルスはフィールド・スルー期間中の所定の範囲内に、それぞれ供給されるように設定されている。

40

【0004】

特許文献1には、撮像素子において得られるアナログ出力信号からデジタル映像信号をサンプリングするためのサンプリングパルスのタイミングを自動的に調整可能とするサンプリングパルス自動調整装置を備えた電子内視鏡装置が記載されている。このサンプリングパルス自動調整装置では、駆動信号が出力されてから、CCDのアナログ出力信号がCDS回路に入力されるまでの伝搬遅延時間を計測することにより、その遅延時間分だけサンプリングパルスの位相を調整可能としている。したがって、当該装置は、電子内視鏡装

50

置の挿入部の長さの変化等の要因により、上述のような遅延時間が変化したとしても、サンプリングパルスのタイミングを容易に調整可能な構成となっている。

【0005】

【特許文献1】特開2002-27335号公報

【発明の開示】

【発明が解決しようとする課題】

【0006】

電子内視鏡装置において、撮像素子により撮像されてモニタ等に出力される映像に異常が見られる場合には、原因を究明するために検査等が行われる。検査においては、撮像素子を含めその周辺には種々の回路素子が含まれるため様々な項目のチェックが必要であった。そのなかで、CDS回路に使用されるサンプリングパルスのタイミングのチェックは看過されがちであった。すなわち、検査の際に、サンプリングパルスのタイミングは正常であるものとして検査が行われることが多かった。しかし、サンプリングパルスのタイミングの異常を見逃してしまうと、いくら他の部位の検査を行ってもなかなか異常を特定することができないため、検査の時間を無駄に費やしてしまうという問題点があった。

10

【0007】

一方、特許文献1に記載のサンプリングパルス自動調整装置では、電子内視鏡装置の挿入部の長さ等に影響する上記遅延時間に応じてサンプリングパルスの位相を調整することが可能である。しかし、自動調整以前にサンプリングパルスのタイミングが意図したタイミングから外れてしまっていた場合には、当該自動調整装置であったとしてもサンプリングパルスのタイミングを正常な状態に戻すことは困難である。したがって、上記問題点は依然解決されない。

20

【0008】

したがって、映像に異常が見られる場合の検査時において、サンプリングパルスのタイミングに異常が生じていることを容易に検出することができる手段が望まれていた。

【0009】

そこで本発明は、サンプリングパルスのタイミングの異常を検出することができるサンプルタイミングモニタシステムおよび当該システムを備えた電子内視鏡装置を提供することを目的とする。

【課題を解決するための手段】

30

【0010】

上記の課題を解決するため、本発明では、撮像素子を駆動するための駆動信号と、撮像素子から出力されるアナログ出力信号に対して相関二重サンプリングを行うサンプリング回路に供給されるサンプリングパルスとの間の時間的な関係をパルスに変換可能なパルス変換回路と、パルス変換回路から出力されたパルスが入力される積分回路と、前記積分回路からの出力電圧が所定の範囲内にあるか否かを判定する電圧比較回路と、を有する検出回路を少なくとも一つ備え、検出回路は、電圧比較回路における判定結果に基づいてサンプリングパルスの出力タイミングの異常を検出可能であることを特徴とするサンプルタイミングモニタシステムを提供する。

【0011】

40

したがって、本発明では、リセット・ゲート信号や水平駆動信号等の駆動信号と、アナログ出力信号のフィールド・スルー期間や映像信号期間をサンプリングするためにCDS回路に供給されるサンプリングパルスとの間のタイミングを、電圧値に変換してモニタすることができる。モニタされた電圧値が所定の時間間隔に含まれるか否かにより、サンプル信号の異常を検出することができる。

【0012】

また、本発明に係るサンプルタイミングモニタシステムでは、パルス変換回路から出力されるパルスは、駆動信号の立ち下りからサンプリングパルスの立ち上がりまでの時間間隔に対応するパルス幅を有する。

【0013】

50

また、検出回路を2つ有し、一方は、駆動信号がリセット・ゲート信号であり、且つサンプリングパルスがアナログ出力信号のフィールド・スルー期間をサンプリングするための第一のサンプリング信号である第一の検出回路、他方は、駆動信号が水平駆動信号であり、且つサンプリングパルスがアナログ出力信号の映像信号期間をサンプリングするための第二のサンプリング信号である第二の検出回路、である。

【0014】

また、検出回路において、サンプリングパルスの出力タイミングの異常が検出された場合に、異常を通知する異常通知手段を備えたことを特徴とする。

【0015】

また、異常通知手段は、当該システムにおいて検出回路が少なくとも2つ備えられている場合に、少なくとも一つの検出回路において異常が検出された場合に、異常を通知する。例えば、その異常通知手段は、発光表示器により異常を通知する 10

【0016】

また、パルス変換回路は、リセット入力を備えたDタイプのフリップフロップ回路であり、駆動信号がクロック信号として入力され、サンプリングパルスがリセット信号として入力される。

【0017】

また、電圧比較回路は、積分回路からの出力電圧が所定電圧値以内であるか否かを判定し、検出回路は、電圧比較回路において当該出力電圧が所定電圧よりも高いと判定された場合に、サンプリングパルスの出力タイミングが異常であることを示すことを特徴とする 20

【0018】

また、少なくとも検出回路が、プログラマブルなICの内部に形成されている。

【0019】

また、少なくとも2つの駆動信号の間のタイミングを比較して当該駆動信号間の出力タイミングの異常を検出可能な駆動信号検出回路をさらに有する。その駆動信号検出回路は、駆動信号のうち、リセット・ゲート信号の立ち上がりと水平駆動信号の立ち上がりのタイミングが同時であるか否かを判定することにより、異常を検出可能である。

【0020】

また、本発明のサンプルタイミングモニタシステムは電子内視鏡装置に備えられる。 30

【発明の効果】

【0021】

したがって、本発明は上記の構成により、サンプリングパルスのタイミングの異常を検出することができるサンプルタイミングモニタシステムおよび当該システムを備えた電子内視鏡装置を提供することができる。

【発明を実施するための最良の形態】

【0022】

以下、図面を参照して、本発明に係るサンプルタイミングモニタシステム及び当該システムを備えた電子内視鏡装置について説明する。なお、本発明の実施形態では、当該システムを電子内視鏡装置に採用した場合について説明する。しかし、当該システムは電子内視鏡装置と共に実施されることに限定されるものではない。例えば、デジタルカメラ、デジタルビデオカメラ、携帯電話、その他撮像素子を備える様々な装置において実施可能である。 40

【0023】

図1は、電子内視鏡装置100の機能ブロック図である。電子内視鏡装置100は、撮像素子であるCCD110と、CCDドライバ回路120と、CDS(Correlated Double Sampling: 相関二重サンプリング)回路130と、プログラマブルIC140と、コンフィグROM140Cと、信号処理回路150と、バッファ160と、アンプ170とを有する。また、電子内視鏡装置100には、外部機器としてのプロセッサ200とモニタ300とを接続可能である。また、電子内視鏡装置100は、図示しないが、患者の体腔 50

内へ挿入される部位である挿入部、各種操作を行うための操作部、画像処理装置等を含むものであり、図1の各機能はそれらの内部に備えられている。

【0024】

CCD110は、電子内視鏡装置100の挿入部の先端付近に設けられている。CCD110は、図示しない光源から被写体へ照明光が照射されることにより該被写体から反射される反射光を受光する受光面を有する。受光面には複数のフォトダイオードが配列されており、各フォトダイオードは画素に対応する。被写体からの反射光に応じてフォトダイオードに蓄積された電荷は、CCD110に供給される垂直駆動信号等により読出しおよび転送が行われたのち、水平駆動信号およびリセット・ゲート信号によりアナログ出力信号として出力される。

10

【0025】

電子内視鏡装置100の挿入部には、CCD110と、CCDドライバ回路120およびCDS回路130とを接続するためのケーブル等が配設されている。CCD110から出力されたアナログ出力信号は、CDS回路130に入力される。CCD110への種々の駆動信号（垂直／水平駆動信号、リセット・ゲート信号等）や電源は、CCDドライバ回路120を介して出力される。

【0026】

CCDドライバ回路120は、生成された垂直駆動信号、水平駆動信号、リセット・ゲート信号等をCCD110へ供給する。また、CCD110へ出力すると同時に、水平駆動信号およびリセット・ゲート信号をプログラマブルIC140に出力する。

20

【0027】

CDS回路130は、CCD110のリセット雑音等のノイズを除去するための回路である。CCD110のアナログ出力信号は、リセット期間と、フィールド・スルー期間と、映像信号期間とを有する（図2において詳述する）。CDS回路130では、フィールド・スルー期間中に黒レベル（当該期間中の電圧値）、映像信号期間中に映像レベル（当該期間中の電圧値）をそれぞれサンプリングする。そして、黒レベルと映像レベルの差分に基づいてデジタル映像信号を生成して出力する。なお、CDS回路130には、AGC（自動ゲイン制御）やA-Dコンバータ（ADC）等も含まれるものとし、デジタル映像信号の生成においてそれらの機能による処理も実行される。

【0028】

CDS回路130には、黒レベルと映像レベルの電圧をサンプリングするタイミングを規定するためのサンプリングパルスである、黒サンプル信号と映像サンプル信号とが供給される。黒サンプル信号と映像サンプル信号は、信号処理回路150により生成されて供給される。

30

【0029】

プログラマブルIC140は、例えば、FPGA（Field Programmable Gate Array）やCPLD（Complex Programmable Logic Device）等のICである。プログラマブルIC140は、ASIC等比べて量産時の単価は高くなるが、マスクパターンの設計・製造を行うことなく回路を作成できるという長所を有する。このため、電子内視鏡装置のような一機種あたりの生産台数が少なく、それ故に製造コストの低減よりも開発コストの低減の方がより重要な課題となる装置においては、プログラマブルICを回路として使用することが好ましい。

40

【0030】

プログラマブルIC140は、電子内視鏡装置100の全体を制御する制御回路を含む。また、プログラマブルIC140は、サンプリングパルスのタイミングの異常検出回路500（図3参照）をも含む。異常検出回路500は、黒サンプル信号と映像サンプル信号それぞれのタイミングの異常を検出する機能を有する（詳しくは後述する）。したがって、電子内視鏡装置に異常検出回路500を組み込む際には、プログラマブルICの内部に当該回路を追加するのみでよい。つまり、電子内視鏡装置100内部の回路構成を複雑にすることなく、異常検出回路500を導入することが可能である。

50

【0031】

コンフィグROM140Cは、揮発性のプログラマブルIC140を立ち上げるため（すなわち、少なくとも上述のような異常検出回路500を構成させるため）のプログラムを保持している。なお、不揮発性のプログラマブルICとして例えばCPLDを用いた場合には、製造時に一回のみ上述のようなプログラムを実行させればよいので、このコンフィグROM140Cは省略されてもよい。

【0032】

信号処理回路150は、DSP（Digital Signal Processor）、画像メモリ、D-Aコンバータ等を含む。信号処理回路150は、CCD回路130から出力されプログラマブルIC140を介して伝送されてきたCCD110のデジタル映像信号に対し、所定の信号処理を行う機能を有する。例えば、信号処理回路150は、デジタル映像信号に対し所定の処理を行った後、最終的にRGB信号等のアナログ映像信号を出力する。また、信号処理回路150は、信号発生器を含み、黒サンプル信号および映像サンプル信号を生成することができる。信号処理回路150において生成された黒サンプル信号および映像サンプル信号は、CCD回路130へ出力されるとともにプログラマブルIC140（異常検出回路500）へも出力される。

【0033】

また、信号処理回路150から出力されたアナログ映像信号は、アンプ回路170による増幅等の処理を経て、ビデオ信号としてモニタ300に出力される。モニタ300では、CCD110により撮像された映像が表示される。

【0034】

プロセッサ200は例えば光源内蔵型信号処理装置であり、キーボード（不図示）等により検査の作業者による入力操作等が可能な装置である。また、電子内視鏡装置100に関する各種情報を表示可能である。プロセッサ200は、バッファ160を介してプログラマブルIC140、信号処理回路150等の制御を行うことができる。

【0035】

なお、上述の電子内視鏡装置100の説明においては、CCDドライバ回路120において水平駆動信号とリセット・ゲート信号とが、信号処理回路150において黒サンプル信号と映像サンプル信号とが、それぞれ生成されるものとした。しかし、それらの信号が生成される場所は特に限定されるわけではなく、例えば、CCDドライバ回路120、プログラマブルIC140、信号処理回路150のいずれかにおいて生成されていればよい。

【0036】

図2は、水平駆動信号と、リセット・ゲート信号と、CCD110のアナログ出力信号と、黒サンプル信号と、映像サンプル信号のタイミングチャートを示す。なお、図2は、正常時における各信号のタイミングを示す。

【0037】

図2（a）は、CCDドライバ回路120から出力される水平駆動信号 S_H の出力タイミングを示す。図2（b）は、CCDドライバ回路120から出力されるリセット・ゲート信号 S_{RG} の出力タイミングを示す。水平駆動信号 S_H およびリセット・ゲート信号 S_{RG} に応じて、CCD110のアナログ出力信号の周期が決定される。なお、水平駆動信号 S_H およびリセット・ゲート信号 S_{RG} の立ち上がりは同時となるように調整される。

【0038】

図2（c）は、CCD110のアナログ出力信号 S_{OUT} を示す。CCD110のアナログ出力信号は、リセット期間 T_R と、フィールド・スルー期間 T_F と、映像信号期間 T_V とからなる。リセット期間 T_R はリセット・ゲート信号 S_{RG} のパルス幅に対応する期間である。フィールド・スルー期間 T_F は、リセット期間 T_R に確定したリセット雑音のみが出力される期間である。映像信号期間 T_V は水平駆動信号 S_H のパルス幅に対応する期間であり、リセット雑音とCCD110の各画素で検出される映像信号が重畳して出力される期間である。なお、図2（c）では、アナログ出力信号 S_{out} を模式的に示して

いるが、実際には、各期間の信号の立ち上がりまたは立ち下がりには多少の時間的な広がりを持つ。すなわち、アナログ出力信号 S_{OUT} は、各期間の境界付近ではその出力がゆるやかに変化する。

【0039】

図2(d)は、信号処理回路150から出力される黒サンプル信号 S_B の出力タイミングを示す。図2(e)は、信号処理回路150から出力される映像サンプル信号 S_V の出力タイミングを示す。CDS回路130では、黒レベルと映像レベルとは、黒サンプル信号 S_B と映像サンプル信号 S_V それぞれの立ち上がり時にサンプリングされる。なお、黒サンプル信号 S_B のパルスの立ち上がりはフィールド・スルー期間の中央付近（すなわち、中央付近としたのは、当該期間の開始時と終了時付近においてはアナログ出力信号 S_{OUT} が隣接する期間における出力の影響を受けている可能性が高いため）に含まれるように、映像サンプル信号 S_V のパルスの立ち上がりは映像信号期間の中央付近（同上）に含まれるように、それぞれ調整される。しかし、実際には、駆動信号（水平駆動信号 S_H およびリセット・ゲート信号 S_{RG} ）が出力されてから、CDS回路130にアナログ出力信号 S_{OUT} が入力されるまでの遅延時間が考慮されて、黒サンプル信号 S_B および映像サンプル信号 S_V の出力タイミングが設定される。つまり、黒サンプル信号 S_B および映像サンプル信号 S_V は、予測される遅延時間だけ、駆動信号よりも遅延させて出力される。本発明の実施形態では、黒サンプル信号 S_B はリセット・ゲート信号 S_{RG} を基準として、映像サンプル信号 S_V は水平駆動信号 S_H を基準として、それぞれのタイミングがモニタされる。すなわち、それらのタイミングが想定されたタイミングから外れれば異常であると判定される。

【0040】

水平駆動信号 S_H とリセット・ゲート信号 S_{RG} それぞれの立ち上がりの時間差を t_1 とする。また、リセット・ゲート信号 S_{RG} の立ち下がりから黒サンプル信号 S_B の立ち上がりまでの時間差を t_2 とする。また、水平駆動信号 S_H の立ち下がりから映像サンプル信号 S_V の立ち上がりまでの時間差を t_3 とする。

【0041】

図3は、プログラマブルIC140に備えられた、サンプリングパルスのタイミング異常検出回路500を示す図である。異常検出回路500は、黒サンプル信号用回路510と、映像サンプル信号用回路530と、LED550とを有する。黒サンプル信号用回路510は、フリップフロップ511と、積分回路512と、コンパレータ513とを有する。また、映像サンプル信号用回路530は、フリップフロップ531と、積分回路532と、コンパレータ533とを有する。

【0042】

フリップフロップ511および531は、Dタイプのフリップフロップであり且つリセットインバース端子（ $\sim CLR$ 端子）およびプリセットインバース端子（ $\sim PR$ 端子）を有するものである。また、フリップフロップ511および531のクロック端子（ CK 端子）は立ち上がりを入力とする形式のものである。本実施形態では、フリップフロップ511および531のD端子および $\sim PR$ 端子には常時Hが入力される。図4にフリップフロップ511（531も同様）の真理値表を示す。

【0043】

黒サンプル信号用回路510では、フリップフロップ511の CK 端子には、リセット・ゲート信号 S_{RG} を反転した信号が入力される。すなわち、フリップフロップ511は、リセット・ゲート信号 S_{RG} の立ち下がり時に、Q端子にDの値（H）を出力する。また、 $\sim CLR$ 端子には、反転された黒サンプル信号 S_B が入力される。すなわち、黒サンプル信号 S_B がHレベルになると、 $\sim CLR$ 端子にLが入力されてフリップフロップ511がクリアされる（Q端子がLとなる）。したがって、Q端子の出力は、リセット・ゲート信号 S_{RG} の立ち下がり時にHとなり、その後、黒サンプル信号 S_B が入力されるとLとなる。よって、フリップフロップ511は、リセット・ゲート信号 S_{RG} の立ち下がりから黒サンプル信号 S_B の立ち上がりまでの時間間隔をパルス幅とするパルス P_2 を出力

する。フリップフロップ 5 1 1 は、リセット・ゲート信号 S_{RG} および黒サンプル信号 S_B の入力と共に、パルス P_2 を含む信号 Q_2 を出力する（図 5（a））。

【0044】

積分回路 5 1 2 は、フリップフロップ 5 1 1 から出力される信号 Q_2 を入力し、信号 Q_2 の電圧値を時間で積分した電圧値 v_2 を出力する（図 5（b）参照）。積分回路 5 1 2 から出力電圧 v_2 の波形は、信号 Q_2 中のパルス P_2 の立ち下がり時に対応するピークを有する。

【0045】

コンパレータ 5 1 3 は、積分回路 5 1 2 から出力された電圧 v_2 を入力して、予め指定された上限電圧値 v_{2MAX} と比較する。すなわち、 $v_2 \leq v_{2MAX}$ であるかどうかを判定する。コンパレータ 5 1 3 は、 v_2 が、 $v_2 \leq v_{2MAX}$ であれば L を、 $v_2 > v_{2MAX}$ であれば H をそれぞれ出力する。なお、上限電圧値 v_{2MAX} はプロセッサ 2 0 0 を用いて設定可能である。 10

【0046】

映像サンプル信号用回路 5 3 0 では、フリップフロップ 5 3 1 の CK 端子には、水平駆動信号 S_H を反転した信号が入力される。すなわち、フリップフロップ 5 3 1 は、水平駆動信号 S_H の立ち下がり時に、Q 端子に D の値（H）を出力する。また、 $\sim CLR$ 端子には、反転された映像サンプル信号 S_V が入力される。すなわち、映像サンプル信号 S_V が H レベルになると、 $\sim CLR$ 端子に L が入力されてフリップフロップ 5 3 1 がクリアされる（Q 端子が L となる）。したがって、Q 端子の出力は、水平駆動信号 S_H の立ち下がり時に H となり、その後、映像サンプル信号 S_V が入力されると L となる。よって、フリップフロップ 5 3 1 は、水平駆動信号 S_H の立ち下がりから映像サンプル信号 S_V の立ち上がりまでの時間間隔をパルス幅とするパルス P_3 を出力する。フリップフロップ 5 3 1 は、水平駆動信号 S_H および映像サンプル信号 S_V の入力と共に、順次、パルス P_3 を含む信号 Q_3 を出力する（図 5（c））。 20

【0047】

積分回路 5 3 2 は、フリップフロップ 5 3 1 から出力される信号 Q_3 を入力し、信号 Q_3 の電圧値を時間で積分した電圧値 v_3 を出力する（図 5（d））。積分回路 5 1 2 からの出力電圧 v_3 の波形は、信号 Q_3 中のパルス P_3 の立ち下がり時に対応するピークを有する。 30

【0048】

コンパレータ 5 3 3 は、積分回路 5 3 2 から出力された電圧 v_3 を入力して、予め指定された上限電圧値 v_{3MAX} と比較する。すなわち、 $v_3 \leq v_{3MAX}$ であるかどうかを判定する。コンパレータ 5 1 3 は、 v_3 が、 $v_3 \leq v_{3MAX}$ であれば L を、 $v_3 > v_{3MAX}$ であれば H をそれぞれ出力する。なお、上限電圧値 v_{3MAX} はプロセッサ 2 0 0 を用いて設定可能である。

【0049】

LED 5 5 0 は、黒サンプル用回路 5 1 0 または映像サンプル用回路 5 3 0 の少なくともいずれか一方において異常が検出された場合に点灯する（ただし、Enable が H の場合）。つまり、LED 5 5 0 は、比較回路 5 1 3 または比較回路 5 3 3 のいずれかあるいは両方が H を出力した場合に点灯する。異常検出回路 5 0 0 では、LED 5 5 0 の一方の端子に所定の電圧（5 V）が印加されており、NOT 回路の出力が 0 V（L）の場合に発光するよう構成されている。LED 5 5 0 の発光により、検査を行う作業者に、黒サンプル信号 S_B または映像サンプル信号 S_V の異常を通知することができる。LED 5 5 0 は、例えば、電子内視鏡装置 1 0 0 の回路基板上であって、プログラマブル IC 1 4 0 付近に備えられる。しかし、LED 5 5 0 の配置はそれに限定されるものではない。また、映像サンプル信号 S_V または黒サンプル信号 S_B の異常を通知する手段は、LED 5 5 0 を用いなくとも、例えば、モニタ 3 0 0 にその旨を表示する構成であってもよい。 40

【0050】

図 6 は、黒サンプル信号および映像サンプル信号のタイミングが異常である場合の各信 50

号のタイミングチャートを示す（水平駆動信号 S_H 、リセット・ゲート信号 S_{RG} 、アナログ出力信号 S_{OUT} のタイミングは図 2 と同様）。この場合の黒サンプル信号を S_B' 、映像サンプル信号を S_V' とする。

【0051】

図 6 に示す状態では、黒サンプル信号 S_B' の立ち上がりのタイミングが、アナログ出力信号 S_{OUT} のフィールド・スルー期間 T_F よりも右側（映像信号期間 T_V 側）にシフトしている。また、映像サンプル信号 S_V' の立ち上がりのタイミングが、アナログ出力信号 S_{OUT} の映像信号期間 T_V よりも右側（リセット期間 T_R 側）にシフトしている。このようにそれぞれのサンプル信号が右側へシフトした状態では、リセット・ゲート信号 S_{RG} の立ち下がりから黒サンプル信号 S_B' の立ち上がりまでの時間差 t_2' は図 2 に示す t_2 よりも大きく、また、水平駆動信号 S_H の立ち下がりから映像サンプル信号 S_V' の立ち上がりまでの時間差 t_3' も t_3 よりも大きくなる。

【0052】

図 7 (a) は、図 6 に示す信号を用いた場合に、黒サンプル信号用回路 510 中のフリップフロップ 511 から出力される信号 Q_2' を示す図である。信号 Q_2' に含まれるパルス P_2' は、時間差 t_2' に対応するため、図 5 におけるパルス P_2 （時間差 t_2 （ $< t_2'$ ）に対応）よりもパルス幅が大きくなる。したがって、パルス P_2' が入力された積分回路 512 から出力される電圧 v_2' は、図 5 に示す正常時の v_2 よりも高くなる。図 7 に示す例では、電圧 v_2' のピーク位置付近が上限電圧値 v_{2MAX} を超えている。したがって、 $v_2' > v_{2MAX}$ となった場合にコンパレータ 513 から H が出力される（ $v_2' \leq v_{2MAX}$ の位置では L が出力される）。

【0053】

図 7 (c) は、図 6 に示す信号を用いた場合に、映像サンプル信号用回路 530 中のフリップフロップ 531 から出力される信号 Q_3' を示す図である。信号 Q_3' に含まれるパルス P_3' は、時間差 t_3' に対応するため、図 5 におけるパルス P_3 （時間差 t_3 （ $< t_3'$ ）に対応）よりもパルス幅が大きくなる。したがって、パルス P_3' が入力された積分回路 532 から出力される電圧 v_3' は、図 5 に示す正常時の v_3 よりも高くなる。図 7 に示す例では、電圧 v_3' のピーク位置付近が上限電圧値 v_{3MAX} を超えている。したがって、 $v_3' > v_{3MAX}$ となった場合にコンパレータ 533 から H が出力される（ $v_3' \leq v_{3MAX}$ の位置では L が出力される）。

【0054】

以上、電子内視鏡装置 100 において、黒サンプル信号または映像サンプル信号の異常を検出可能な構成について説明した。実際に検査を行なう際には、例えば作業者がプロセッサ 200 を操作することにより、バッファ 160 を介してプログラマブル IC 140 に含まれる異常検出回路 500 の Enable 信号を L から H に切り替える。或いはこの Enable 信号は、電子内視鏡装置 100 の電源が立ち上がってから所定の時間は L を出力するような構成であってもよい。そのようにすれば、電源立ち上げ時の不安定な状態のサンプル信号のタイミングを検出することを回避できる。そして、比較回路 513 または比較回路 533 のいずれか一方から H が出力された場合には、LED 550 が点灯する。また、作業者は、例えば、プロセッサ 200 を用いて、信号処理回路 150 に対し、所定のパラメータを設定することにより映像サンプル信号と黒サンプル信号のタイミングを調整することができる。なお、本発明の実施形態においては、異常検出回路 500 内部に、2 つのサンプル用回路（510、530）を設けた。しかし、いずれか一方のサンプル用回路のみを設ける構成であってもよい。すなわち、いずれか一方のみを設ける構成であっても、サンプル信号の異常を容易に検出するという本発明の目的は達成し得るからである。また、それぞれのサンプル用回路に個別に LED を設けてもよい。

【0055】

なお、例えば、CCD 110 の駆動中であっても（すなわち、水平駆動信号 S_H やリセット・ゲート信号 S_{RG} が出力されていても）、CDS 回路 130 においてサンプリングが行われない場合もありうる。その場合、黒サンプル信号 S_B や映像サンプル信号 S_V は

供給されない。その後、黒サンプル信号 S_H や映像サンプル信号 S_V の供給が開始された場合、正常状態であるにもかかわらず t_2 や t_3 が長くなる場合が生じうる。そうすると、異常回路 500 は正常であるのに異常とする誤判定をしてしまう。したがって、当該誤判定を防止するために、例えば、信号処理回路 150 において、デジタル映像信号（輝度信号等を含む）が入力されている場合のみ、Enable 信号を H にする等の構成としてもよい。また、上述の説明では、コンパレータ 513 およびコンパレータ 533 は、プログラマブル IC 140 に含まれるものとしたが、プログラマブル IC 140 の外部に備えられる構成であってもよい。

【0056】

したがって、本発明によれば、プログラマブル IC 140 を用いて所定の回路を追加するのみで、容易にサンプリングパルスの異常を検出することができる機能を実現することができる。また、例えば、フリップフロップから出力されるパルス P_2 、 P_3 のパルス幅の測定にデジタルカウンタ等を用いると、それらのパルス幅よりもさらに小さい周期の（すなわち高周波の）クロックが必要となる。高周波を用いると EMC 対策等の必要性が生じ得る。本発明では、積分回路を用いてパルスを直流的な電圧に変換してモニタするため、ノイズに対する懸念がなくなる。

【0057】

また、検査を行う際には、水平駆動信号 S_H とリセット・ゲート信号 S_{RG} のタイミングにも異常があるかどうかを確認する必要がある。この場合、オシロスコープ等で確認することもできるが、水平駆動信号 S_H とリセット・ゲート信号 S_{RG} のタイミングの差 t_1 の異常を検出する回路を備えていてもよい。例えば、上述のような異常検出回路 500 の構成を用いて、水平駆動信号 S_H とリセット・ゲート信号 S_{RG} の立ち上がりのタイミングが同時かどうか（すなわち $t_1 = 0$ ）をチェックすることにより異常の検出が可能となる。

【図面の簡単な説明】

【0058】

【図 1】電子内視鏡装置の機能ブロック図である。

【図 2】水平駆動信号、リセット・ゲート信号、アナログ出力信号、黒サンプル信号、映像サンプル信号のタイミングチャートである（正常時）。

【図 3】異常検出回路を示す図である。

【図 4】フリップフロップの真理値表である。

【図 5】フリップフロップの出力信号および積分回路の出力電圧波形を示す図である。

【図 6】水平駆動信号、リセット・ゲート信号、アナログ出力信号、黒サンプル信号、映像サンプル信号のタイミングチャートである（異常時）。

【図 7】フリップフロップの出力信号および積分回路の出力電圧波形を示す図である。

【符号の説明】

【0059】

- 100 電子内視鏡装置
- 110 CCD
- 120 CCDドライバ回路
- 130 CDS回路
- 140 プログラマブル IC
- 150 信号処理回路
- 160 バッファ
- 170 アンプ
- 200 プロセッサ
- 300 モニタ
- 500 異常検出回路
- 510 黒サンプル用回路
- 530 映像サンプル用回路

10

20


30

40


50

5 1 1, 5 3 1 フリップフロップ
 5 1 2, 5 3 2 積分回路
 5 1 3, 5 3 3 コンパレータ
 5 5 0 L E D


【図 1】



【図 2】




【図 3】




【図 4】

CLR	PR	CK	D	Q	function
H	L	$\uparrow$	H	H	—
L	X	X	X	L	Clear


【図 5】



【図 6】



【図 7】



专利名称(译)	采样定时监控系统		
公开(公告)号	JP2007243528A	公开(公告)日	2007-09-20
申请号	JP2006062292	申请日	2006-03-08
[标]申请(专利权)人(译)	旭光学工业株式会社		
申请(专利权)人(译)	宾得株式会社		
[标]发明人	須田 忠明		
发明人	須田 忠明		
IPC分类号	H04N5/335 H04N5/232 A61B1/04 H04N5/225 H04N5/357 H04N5/363 H04N5/372 H04N5/376 H04N5/378		
FI分类号	H04N5/335.Z H04N5/232.Z A61B1/04.372 H04N5/225.C A61B1/00.550 A61B1/00.630 A61B1/05 H04N5/225 H04N5/225.000 H04N5/225.500 H04N5/232 H04N5/335.570 H04N5/335.630 H04N5/335.720 H04N5/335.760 H04N5/335.780 H04N5/357 H04N5/363 H04N5/372 H04N5/376 H04N5/378		
F-TERM分类号	4C061/AA00 4C061/BB00 4C061/CC06 4C061/LL01 4C061/NN01 4C061/SS05 4C061/SS11 4C061/XX10 5C024/BX02 5C024/CX06 5C024/CY44 5C024/DX07 5C024/GY01 5C024/HX02 5C024/HX13 5C024/HX29 5C024/HX31 5C122/DA26 5C122/EA09 5C122/FC01 5C122/FC07 5C122/FK19 5C122/FK35 5C122/HA50 5C122/HA88 5C122/HB02 4C161/AA00 4C161/BB00 4C161/CC06 4C161/LL01 4C161/NN01 4C161/SS05 4C161/SS11 4C161/XX10		
外部链接	Espacenet		

摘要(译)

解决的问题：提供一种能够检测采样脉冲的定时异常的采样定时监视系统。用于驱动图像拾取装置的驱动信号与提供给对从图像拾取装置输出的模拟输出信号执行相关的双采样的采样电路的采样脉冲之间的时间关系。可转换为脉冲的脉冲转换电路，输入从脉冲转换电路输出的脉冲的积分电路以及确定来自积分电路的输出电压是否在预定范围内的电压比较电路 提供至少一个具有的检测电路，并且该检测电路能够基于电压比较电路中的确定结果来检测采样脉冲的输出定时中的异常。[选择图]图3

